華為拋韜定律 學者：政治宣示
華為日前提出「韜定律（Tau Scaling Law）」，宣稱透過3D邏輯折疊（Logic Folding）技術可望於2031年達成等效1.4奈米晶片密度。但學者分析，華為是將多顆7奈米晶片堆疊，並非製程有實質突破，仍難撼動台積電半導體製造的領先地位，華為此舉比較像是政治宣示意涵。
中經院國際經濟所副研究員戴志言接受《大紀元》採訪表示，華為提出的韜定律，本質上並非全新概念，即透過晶片堆疊、異質整合及先進封裝等方式，提升整體運算效能，而台灣、美國及韓國業者多年前已發展出3D堆疊與系統級封裝（SiP）等技術，將處理器、GPU及記憶體整合封裝，以縮短傳輸距離、提升運算效率。
戴志言指出，相關設計都會面臨物理極限，包括金屬傳輸效率、散熱及功耗等問題。然而，在美國禁令下，無論是華為或中芯國際，皆無法取得極紫外光（EUV）曝光設備，中國晶片仍停留在7奈米技術水準。因此，華為透過7奈米晶片堆疊來發揮「等效1.4奈米」，將面臨良率、散熱及成本等多重瓶頸。
針對外界近期將華為與台積電技術差距，開始從10年、5年，一路縮減至3年的說法。戴志言強調，這需要釐清觀念，首先是晶片製程要先解決技術難題，需要數年時間，其次是即便做出「等效1.4奈米」，也可能只停留在實驗室階段，無法大規模生產或商業化。
台經院產經資料庫總監劉佩真對《大紀元》指出，華為提出的Logic Folding技術，核心仍是希望透過架構創新與封裝整合，來突破製程限制，但多層折疊結構帶來的散熱與雜訊干擾將會是指數級增長。她判斷，華為談「韜定律」傾向政治宣示的意涵，主因是半導體有許多核心節點並非單靠材料堆疊就能攻克，其中混合鍵合（Hybrid Bonding）正是關鍵瓶頸。
劉佩真表示，這種無凸塊的超高密度晶片互連技術，能實現微米級的異質整合，是先進封裝與矽光子的核心，但因涉及嚴苛的原子級平整度控制、清洗與對位設備，目前也高度壟斷在美、荷、日等國手中。她認為，中國缺乏對應的海外高階設備與製程經驗支援，要達成高良率突破，困難度極高。
封裝技術成AI晶片下一戰場
玻璃基板為良率關鍵
隨著全球AI晶片朝更大尺寸、更高頻寬發展，先進封裝重要性也持續提升。劉佩真指出，台積電近年積極布局CoPoS等新世代封裝技術，其中玻璃基板被視為提升良率的重要關鍵。
劉佩真表示，相較傳統有機載板，大尺寸AI晶片與高頻寬記憶體（HBM）封裝後，容易因熱脹冷縮造成翹曲變形，進一步影響晶片對位精度與線路完整性；玻璃基板具有高剛性、高平整度及熱膨脹係數接近矽晶片等優勢，可有效降低翹曲問題，提高大型封裝良率。
不過，她進一步說明，玻璃本身易碎、加工及鑽孔難度高，如何控制微裂紋與應力、提升量產良率，將成為台積電未來擴大先進封裝產能的重要技術關鍵，也預期是未來全球AI晶片競賽中的重要一環。◇
